これからのCPUの進化はセキュリティを重んじるべきです。

1：管理者ＨＫ　Age４３　苗字は特殊で平が入る。こうじ。：2016/10/27(木) 23:36:29: ＜ハードウエア認証のための極論妄想＞
CPUはCPUキャッシュ内を実行し、直属の他のハードウエアのコントロールのみを行う。CPUキャッシュ←→物理メモリ←→HDD、ペリフェラルキャッシュ、ペリフェラル←→ペリフェラルなどの転送はすべてインテリジェンスDMAが行う。IDMAとインテリジェンスMMCは融合される。IDMAにはインタラプト用のチャンネルがあり、割り込み時はプロセス用のバースト転送の中にハードウエア的に特殊な処理なく割り込める。このIDMAはサブセットが物理メモリや周辺ペリフェラルを管轄するノースチップといった場所にもセットで入り同期している。つまりバスの使用はIDMAのみで行われる。転送時に簡単な圧縮も考えられる。キーボードの入力はすべてIDMAのバーストIN割り込み転送で行われ、IMMCがOSカーネルの管轄下であるとする物理メモリ（OSカーネルの論理メモリ範囲からしかアクセスできない）のバッファに直接送られる。ユーザープログラムからのハードウエア認証は前回書いた通り。(161027)
INTCもIDMA＋IMMCに入る。IDMAのチャンネルはプライマリ４つほとありそれぞれに優先順位がある。準備用を入れると１６ほどあり、順次切り替えて使用。優先順位とバースト単位量から割り込みはいつでも可能。他のチャンネルは割り込み信号の後、送信側は停止し、受け取り側はその間を捨てるだけ。割り込み終了でバースト送信が復活するだけ。送信と受信が違うバースト送信の特定単位量での時分割混合送信も可能。I機能を使うとクロックは同じで２４bitと８bitなどの一部分割送信に移行することと、クロックの上下で逆向きの転送なども可能（通常のバースト割り込みで良いが、ここにHAL←→物理ハードのコントロールを入れることが可能）。
IMMCについて。XDTテーブルとキャッシュMMC。階層DRAMによる１Gクラスキャッシュをコア毎にバング分離。キャッシュロードバランサと階層キャッシュスケジューリングとタスクスケジューリングとキャッシュメモリスピードを考慮したDMAプリローディング。IMMCには空き物理メモリの管理と検索がハード支援として入る。また起動時の一部リフレッシュ期間に不具合セルの検出を行い、それが入る最小セグメントを不使用として分離するハード支援も入る。通常はセレクタが示すディスクリプションテーブルに登録された論理メモリの範囲をページング機構が使用する時点で更に分割して物理メモリに配置してロードするが、制作中。(161027)

http://nekoneko2121.wixsite.com/victim084/cont-temp-1

※書き込む際の注意事項はこちら

※画像アップローダーはこちら

（画像を表示できるのは「画像リンクのサムネイル表示」がオンの掲示板に限ります）